Collections de documents électroniques
RECHERCHER

Implantation des réseaux de neurones sur FPGA pour la modélisation et la linéarisation par prédistorsion numérique des amplificateurs de puissance

Ntouné Ntouné, Roger Sandrin (2013). Implantation des réseaux de neurones sur FPGA pour la modélisation et la linéarisation par prédistorsion numérique des amplificateurs de puissance. Mémoire. Rimouski, Québec, Université du Québec à Rimouski, Département de mathématiques, informatique et génie, 203 p.

[img]
Prévisualisation
PDF
Télécharger (21MB) | Prévisualisation

Résumé

RÉSUMÉ: Les non-linéarités et les effets mémoire des amplificateurs de puissance (PA) des stations de base en RF créent des distorsions des signaux dans la bande passante des systèmes de communication sans fil moderne à large bande. Parmi les méthodes de linéarisation développées ces deux dernières décennies, la prédistorsion numérique (DPD) prend de plus en plus de place parce qu'elle offre plus de stabilité et de flexibilité. La popularité de la technique DPD résulte de la puissance de calcul croissante des systèmes de traitement avec puces ASIC, DSP et FPGA. Les puces FPGA remplacent de plus en plus les puces DSP car ils sont hautement parallèles et flexibles en programmation. Les défis de l'implantation matérielle de n'importe quelle technique de DPD résident dans l'atteinte du traitement temps-réel en préservant les performances obtenues avec des modèles logiciels tels que Matlabj Simulink. Xilinx System Generator (XSG) est un outil de haut niveau qui a été utilisé pour programmer les puces FPGA fabriquées par Xilinx à partir de l'environnement MatlabjSimulink. Lors de la co-simulation matérielle le code est exécuté sur puce FPGA mais les données peuvent être échangés avec le logiciel Matlab. Les architectures proposées ont été utilisées dans la modélisation du comportement des PA avant d'être appliquées à leur linéarisation par prédistorsion numérique. Le réseau RVTDNN (Real- Valued Tim e-Delay Neural Network) basé sur le perceptron multicouche (MLP), auquel est ajouté une couche TDL (time-delay layer) est développé et comparé aux réseaux récurrents RVRNN (Real- Valued Recurrent Neural Network) et NARX (nonlinear autoregressive with exogenous inputs) auxquels sont ajoutés une couche TDL aux entrées et aux sorties. L'optimisation jusqu'à 156.128 MHz de la fréquence maximale d'opération (MOF) de ces architectures par pipeline a permis leur implantation, par l'interface JTAG Hardware Co-simulation, sur puce FPGA. Par ailleurs, un signal de test à bande de base modulé 16-QA\1, de largeur de bande 1.35 MHz, est utilisé pour la validation des résultats. Le réseau NARX-8-pse corrige mieux les paramètres EVM que toutes les autres architectures de prédistorsion numérique, car il a 0.505% de paramètre EVM et a une meilleure réduction des paramètres ACPR gauche (18.440 dB (decibels)) et droit (18.223 dB) par rapport au modèle de PA de Wiener. -- Mots clés: non-linéarités, effets mémoire, PA, modélisation, DPD, FPGA. -- ABSTRACT: Nonlinearities and memory effects of power amplifiers (PA) in RF base stations distort signals in the bandwidth of wireless broadband modern communication systems. Among the linearization methods developed over the past two decades, digital predistortion (DPD) is becoming more and more important because it provides more stability and flexibility. Digital predistortion's popularity results from the computing power increases of systems with ASIC, DSP and FPGA chips. DSP chips are progressively replaced by FPGA chip because they àre parallel and highly flexible in programming. The challenges of hardware implantation of any DPD technique reside in achieving the real-time processing while preserving the performance obtained with software models such as Matlabj Simulink software. Xilinx System Generator (XSG) is a high-Ievel tool that uses Matlabj Simulink environment to program Xilinx FPGA chip. During co-simulating in XSG tool, code is executed on FPGA chip but data can be exchanged with Matlab software. The proposed architectures are used in the PA behavioral modeling before being applied to linearize them by digital predistortion. The real-valued timedelay neural network (RVTDNN) based on multi-Iayer perceptron (MLP) , with time delay layers (TDL) is developed and compared with real-valued recurrent neural network (RVRNN) and nonlinear autoregressive with exogenous inputs (NARX) on which are added TDL layer at inputs and outputs. Optimizing maximum operating frequency (MOF) up to 156.128 MHz in pipelining architecture allowed their FPGA implantation by JTAG Hardware Co-simulation. In addition, a modulated 16-QAM baseband test signal, with 1.35 MHz bandwidth, is used to validate the results. NARX-8-pse network corrects is other digital predis tort ion architectures in EVM parameter because it has 0.505% in EVM parameter and it is better ACPR parameter on left (18.440 dB (decibels)) and on right (18.223 dB) reductions relative to Wiener PA model. -- Keywords : nonlinearities, memory effects, PA, modeling, DPD, FPGA.

Type de document: Thèse ou Mémoire (Mémoire)
Directeur de mémoire/thèse: Bahoura, Mohammed
Co-directeur(s) de mémoire/thèse: Park, Chan-Wang
Informations complémentaires: Mémoire présenté dans le cadre du programme de maîtrise en ingénierie en vue de l'obtention du grade de maître ès sciences appliquées (M.Sc.A.).
Mots-clés: Amplificateur Puissance Non-linearite Effet Memoire Predistorsion Numerique Modelisation
Départements et unités départementales: Département de mathématiques, informatique et génie > Génie
Déposé par: DIUQAR UQAR
Date de dépôt: 15 juin 2015 13:28
Dernière modification: 15 juin 2015 13:28
URI: http://semaphore.uqar.ca/id/eprint/1005

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt